華為發(fā)布重大突破！5年干到1.4nm制程水平，且不依賴新光刻工藝

5月25日，在IEEE國際電路與系統(tǒng)研討會(huì)（ISCAS2026）上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波博士發(fā)表了題為《半導(dǎo)體新路徑探索與實(shí)踐》的主旨演講，正式提出"韜(τ)定律"——這是中國企業(yè)首次在全球半導(dǎo)體領(lǐng)域提出指導(dǎo)產(chǎn)業(yè)發(fā)展的原創(chuàng)性原則。

一、何庭波，是如何成為“芯片女王”的？

這里很多人還不了解何庭波，我用一段話簡單介紹一下。

何庭波，1969年出生于湖南長沙，北京郵電大學(xué)半導(dǎo)體物理和通信工程雙學(xué)士、半導(dǎo)體器件與物理碩士，現(xiàn)任華為董事、半導(dǎo)體業(yè)務(wù)部總裁、科學(xué)家委員會(huì)主任。

1996年加入華為，從光通信芯片設(shè)計(jì)工程師起步，1998年獨(dú)自赴上海組建無線芯片團(tuán)隊(duì)研發(fā)3G芯片，后在硅谷工作兩年積累國際經(jīng)驗(yàn)。

2004年起負(fù)責(zé)海思消費(fèi)電子芯片業(yè)務(wù)，帶領(lǐng)團(tuán)隊(duì)攻克技術(shù)難關(guān)，從K3V1到麒麟910實(shí)現(xiàn)與國際巨頭追平，推動(dòng)麒麟芯片成為全球頂級移動(dòng)芯片。

2019年美國制裁華為時(shí)，她以海思總裁身份發(fā)布“備胎轉(zhuǎn)正”內(nèi)部信，帶領(lǐng)團(tuán)隊(duì)扛起芯片自主大旗，成為“芯片女王”的標(biāo)志性時(shí)刻。

2025年起統(tǒng)籌華為半導(dǎo)體全業(yè)務(wù)。

2026年5月25日在ISCAS 2026上發(fā)表“韜(τ)定律”，這是中國首次在全球半導(dǎo)體領(lǐng)域提出產(chǎn)業(yè)發(fā)展指導(dǎo)原則，基于該定律華為六年量產(chǎn)381款芯片，秋季將發(fā)布采用邏輯折疊技術(shù)的新麒麟芯片，為后摩爾時(shí)代提供中國路徑。

二、什么是摩爾定律？

半個(gè)多世紀(jì)以來，摩爾定律一直是半導(dǎo)體產(chǎn)業(yè)的"圣經(jīng)"。

從戈登·摩爾1965年提出晶體管數(shù)量每年翻倍，到1975年修正為兩年，再到行業(yè)普遍認(rèn)可的18個(gè)月迭代周期，這條定律驅(qū)動(dòng)著芯片性能指數(shù)級增長，塑造了整個(gè)信息時(shí)代的發(fā)展軌跡。

然而近年來，物理極限與經(jīng)濟(jì)效益的雙重枷鎖正讓這條黃金法則逐漸失效。

3納米以下制程成本飆升，量子隧穿效應(yīng)導(dǎo)致漏電問題加劇，傳統(tǒng)"幾何縮微"路徑難以為繼，而AI時(shí)代對算力的需求卻仍在指數(shù)級攀升。

面對產(chǎn)業(yè)困境，華為給出了全新答案——"韜(τ)定律"以"時(shí)間縮微"替代"幾何縮微"，將半導(dǎo)體演進(jìn)的核心目標(biāo)從縮小晶體管尺寸轉(zhuǎn)向系統(tǒng)性降低時(shí)間常數(shù)τ（物理學(xué)中表示系統(tǒng)響應(yīng)和信號傳播的基礎(chǔ)耗時(shí)）。

何庭波在演講中解釋，這一轉(zhuǎn)變就像交通系統(tǒng)的升級：摩爾定律是不斷拓寬車道，而韜定律則是通過修建立交橋和優(yōu)化交通規(guī)則，讓車流在有限空間內(nèi)跑得更快、更高效。

通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號傳播時(shí)延，在不必過度依賴更先進(jìn)制程工藝的前提下，實(shí)現(xiàn)晶體管密度和系統(tǒng)性能的持續(xù)提升。

"邏輯折疊"是韜定律的核心技術(shù)支撐，其原理通俗來說就是把平面的電路布局"折疊"成立體結(jié)構(gòu)。

傳統(tǒng)芯片設(shè)計(jì)中，邏輯單元平鋪在硅片表面，關(guān)鍵模塊間的信號走線繞來繞去，不僅增加延遲，還導(dǎo)致功耗上升。

邏輯折疊技術(shù)則像用復(fù)式房屋取代平房，通過垂直互連替代長距離水平走線，讓原本相隔遙遠(yuǎn)的關(guān)鍵模塊在物理距離上大幅拉近，從而顯著縮短信號路徑，降低電阻和電容負(fù)載，實(shí)現(xiàn)晶體管密度與電路性能的雙重飛躍。

三、韜(τ)定律究竟是什么？

半個(gè)多世紀(jì)以來，全球半導(dǎo)體行業(yè)都遵循摩爾定律發(fā)展，核心做法就是不斷把芯片里的晶體管做小、排布得更密集。

但如今這種靠縮小尺寸的發(fā)展方式已經(jīng)走到瓶頸，不僅物理層面難以突破，先進(jìn)制程的研發(fā)和生產(chǎn)成本也高得離譜，整個(gè)行業(yè)都急需新的發(fā)展方向。

正是在這樣的背景下，華為正式提出韜（τ）定律，為后摩爾時(shí)代的芯片發(fā)展提供了全新思路。

韜定律最大的改變，就是徹底跳出了“越做越小”的傳統(tǒng)思維。

何庭波用一個(gè)形象的比喻解釋了兩個(gè)時(shí)代的不同邏輯：如果把芯片想象成一座城市，晶體管是居民，傳統(tǒng)摩爾定律的做法是“把房子越建越小，塞進(jìn)更多人”；

而韜定律是“不縮小房子，而是重新規(guī)劃道路，拉直主干道、取消繞路，讓所有人辦事更快”。

換句話說，以前拼的是誰更小，現(xiàn)在拼的是誰更快。

因此，韜定律它不再追求幾何尺寸上的極致縮微，轉(zhuǎn)而主打“時(shí)間縮微”，核心目標(biāo)就是降低芯片的時(shí)間常數(shù)。

用通俗的話來講，既然沒法一味把元件做小，那就換個(gè)賽道，想方設(shè)法縮短信號傳輸、數(shù)據(jù)運(yùn)算的耗時(shí)，靠提升運(yùn)行效率，來實(shí)現(xiàn)芯片性能的持續(xù)增長。邏輯折疊是韜定律最核心的落地技術(shù)。

傳統(tǒng)芯片的電路就像一片平鋪的平房，各個(gè)功能模塊分散擺放，連接的線路拉得很長，信號跑完全程自然會(huì)產(chǎn)生延遲。

而邏輯折疊相當(dāng)于把平房改造成多層復(fù)式建筑，將不同電路模塊立體整合起來，大幅縮短走線距離，既能減少信號延遲、降低功耗，還能在有限空間里容納更多晶體管。

這套理論并非只優(yōu)化單一環(huán)節(jié)，而是從底層元器件、電路布局，再到芯片設(shè)計(jì)、整機(jī)系統(tǒng)進(jìn)行全鏈條協(xié)同升級。從調(diào)整基礎(chǔ)器件的參數(shù)，到重構(gòu)電路結(jié)構(gòu)，再到軟硬件深度配合、優(yōu)化設(shè)備間的通信方式，每一層都圍繞“提速”發(fā)力。

目前相關(guān)技術(shù)早已落地，華為過去6年依托這套體系，已經(jīng)成功設(shè)計(jì)并量產(chǎn)了381款芯片。

發(fā)布即量產(chǎn)。

何庭波透露，華為將于2026年秋季發(fā)布全新麒麟手機(jī)芯片，這款芯片將完整采用邏輯折疊技術(shù)，性能有望實(shí)現(xiàn)跨越式提升。

更長遠(yuǎn)來看，華為預(yù)計(jì)到2031年，基于韜定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平，這意味著即使在先進(jìn)制程受限的情況下，中國半導(dǎo)體產(chǎn)業(yè)仍能通過設(shè)計(jì)創(chuàng)新實(shí)現(xiàn)高端芯片的自主可控。

在演講結(jié)尾，何庭波強(qiáng)調(diào)：“未來一定屬于開放合作。在'韜定律'的路徑下，我們期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作，共同推動(dòng)半導(dǎo)體與電子產(chǎn)業(yè)持續(xù)發(fā)展。”

從摩爾定律到黃氏定律（英偉達(dá)CEO提出的AI芯片算力每十年提升1000倍），再到如今的韜定律，半導(dǎo)體產(chǎn)業(yè)正迎來新老定律競逐的變革期。

華為以規(guī)模化落地成果主動(dòng)參與規(guī)則定義，不僅為自身開辟了新賽道，更為全球半導(dǎo)體行業(yè)提供了一條值得關(guān)注的中國路徑，為后摩爾時(shí)代的產(chǎn)業(yè)發(fā)展注入了新的活力與可能。