北京
當(dāng)臺(tái)積電還在盤算2028年量產(chǎn)1.4nm的時(shí)間表，華為已經(jīng)給自己定了一個(gè)更激進(jìn)的 deadline：2031年，用完全不同的方法達(dá)到同等晶體管密度。在上海舉行的2026年IEEE國(guó)際電路與系統(tǒng)研討會(huì)上，華為董事何庭波拋出了"Tau Scaling Law"——這不是對(duì)摩爾定律的改良，而是一次徹底的路徑替換。
先潑一盆冷水。華為說的1.4nm，關(guān)鍵詞是"等效"。公司沒有聲稱突然獲得了最先進(jìn)的制程設(shè)備，也沒有公布任何獨(dú)立驗(yàn)證的性能數(shù)據(jù)。目前中國(guó)最先進(jìn)的量產(chǎn)芯片制程仍被廣泛認(rèn)為停留在7nm級(jí)別——正是華為三折疊屏手機(jī)所搭載的麒麟芯片。但華為的賭注很明確：既然在晶體管尺寸上被卡脖子，就在系統(tǒng)效率上找補(bǔ)回來。
Tau Scaling的核心邏輯是削減信號(hào)在芯片和計(jì)算系統(tǒng)中的傳輸時(shí)間。配合新推出的LogicFolding架構(gòu)，技術(shù)路徑包括縮短關(guān)鍵路徑布線、降低信號(hào)傳播負(fù)載，同時(shí)提升晶體管密度和電路性能。簡(jiǎn)單說，不是把路修得更窄，而是讓車跑得更快、路線更短。
落地時(shí)間表已經(jīng)排定。海思半導(dǎo)體將在2026年秋季發(fā)布的新一代麒麟芯片上首次啟用LogicFolding技術(shù)。華為聲稱過去六年基于Tau Scaling原理已設(shè)計(jì)并量產(chǎn)381款芯片，覆蓋智能手機(jī)和AI計(jì)算等領(lǐng)域。更關(guān)鍵的布局在2030年——LogicFolding將應(yīng)用于昇騰AI芯片及數(shù)據(jù)中心的大型AI集群。
1.4nm固然抓眼球，但昇騰系列的分量更重。在美國(guó)出口管制切斷中國(guó)獲取先進(jìn)光刻設(shè)備的通道后，本土AI算力替代成為剛需。英偉達(dá)CEO黃仁勛近期已向路透社承認(rèn)，公司"已基本放棄"中國(guó)AI芯片市場(chǎng)。這塊蛋糕，華為必須啃下來。
臺(tái)積電的2nm已量產(chǎn)，1.4nm定在2028年。華為選擇用設(shè)計(jì)創(chuàng)新對(duì)沖工藝代差，本質(zhì)上是把摩爾定律的"物理競(jìng)賽"轉(zhuǎn)化為"系統(tǒng)工程競(jìng)賽"。美國(guó)制裁沒有松動(dòng)的跡象，華為也不打算再等——無論是摩爾定律的放緩，還是地緣政治的解凍。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
