山東
IT之家 5 月 25 日消息，在今日的國際電路與系統研討會（ISCAS 2026）上，華為公司董事、半導體業務部總裁何庭波表示，將于今年秋季面世的麒麟手機芯片率先采用了邏輯折疊（LogicFolding）技術，性能大幅提升。
根據演講的 PPT 內容，華為麒麟 2026 芯片（暫定名）相比傳統的 2D 設計芯片，晶體管密度提升 53.5%，達到 238 MTr / mm2，P 核能效提升 41%，峰值頻率提升 12.7%。
另一張 PPT 則顯示，按照韜（τ）定律路線，2026 年的芯片 P 核頻率將達到 3.1GHz。參考IT之家此前報道，麒麟 9030 的頻率為 2.75GHz，麒麟 2026 芯片（暫定名）的峰值頻率提升 12.7%，恰好就是 3.1GHz。
此外，后續頻率和晶體管密度穩步提升，2031 年預計達到 400+MTr / mm2 晶體管密度、5.0GHz 主頻。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
