三種硬件仿真架構(gòu)的故事

公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過(guò)。

硬件仿真技術(shù)的應(yīng)運(yùn)而生，源于上世紀(jì)八十年代的迫切需求。到了八十年代中期，半導(dǎo)體設(shè)計(jì)的復(fù)雜程度已經(jīng)遠(yuǎn)遠(yuǎn)超出了門級(jí)仿真的實(shí)際應(yīng)用范圍。門級(jí)仿真雖然精度高，但速度極其緩慢；硅原型雖然能夠以實(shí)時(shí)速度運(yùn)行，但交付卻為時(shí)已晚。業(yè)界亟需一種新的工具——一種驗(yàn)證引擎，它能夠以合理的速度執(zhí)行真實(shí)的硬件模型，同時(shí)又能保持全面驗(yàn)證所需的可見(jiàn)性和控制力。硬件仿真技術(shù)應(yīng)運(yùn)而生，正是為了填補(bǔ)這一空白。

誰(shuí)能想到，摩爾定律所描述的復(fù)雜性增長(zhǎng)會(huì)在2020年代被人工智能模型復(fù)雜性的增長(zhǎng)速度遠(yuǎn)遠(yuǎn)超越呢？當(dāng)然，事后諸葛亮總是容易的。讓我們來(lái)看看半導(dǎo)體需求究竟發(fā)生了什么：

圖 1：半導(dǎo)體需求加速增長(zhǎng)

縱觀個(gè)人電腦、互聯(lián)網(wǎng)、移動(dòng)、物聯(lián)網(wǎng)和云計(jì)算這四代主要的電子系統(tǒng)發(fā)展歷程，我們可以說(shuō)，仿真技術(shù)的演進(jìn)是由不同的范式驅(qū)動(dòng)的，它們通過(guò)不同的技術(shù)優(yōu)勢(shì)平衡來(lái)滿足極其廣泛的市場(chǎng)需求，從而爭(zhēng)奪市場(chǎng)份額。如今，市場(chǎng)主要投資于人工智能芯片，這些芯片必須能夠執(zhí)行復(fù)雜度呈爆炸式增長(zhǎng)的人工智能模型。因此，在執(zhí)行這些長(zhǎng)時(shí)間人工智能工作負(fù)載方面具有性能優(yōu)勢(shì)的仿真架構(gòu)成為當(dāng)今市場(chǎng)的贏家也就不足為奇了。

讓我們回顧一下所有仿真技術(shù)的發(fā)展歷程，以及基于商用 FPGA 的架構(gòu)如何最終滿足當(dāng)今人工智能系統(tǒng)驗(yàn)證的需求。

第一代仿真器依賴于大量的商用FPGA陣列，這在當(dāng)時(shí)是一項(xiàng)革命性的進(jìn)步。這些系統(tǒng)使得復(fù)雜芯片的芯片驗(yàn)證能夠在芯片設(shè)計(jì)之前完成，而這在以前僅仿真就需要數(shù)年時(shí)間。近十年來(lái)，F(xiàn)PGA的發(fā)展遵循著可預(yù)見(jiàn)的軌跡：每一代新的FPGA器件都提供了更大的容量、更高的性能以及映射日益復(fù)雜的設(shè)計(jì)的能力。規(guī)模得到了顯著提升，但其基本理念卻基本保持不變。

然而，隨著這些平臺(tái)的發(fā)展，它們的局限性也變得不容忽視。邏輯容量的提升并沒(méi)有解決其底層架構(gòu)固有的制約因素。早期的基于FPGA的系統(tǒng)存在著許多工程師后來(lái)稱之為“原罪”的缺陷。

為了應(yīng)對(duì)爆炸式增長(zhǎng)的設(shè)計(jì)規(guī)模，所需的FPGA數(shù)量龐大，導(dǎo)致設(shè)置時(shí)間長(zhǎng)達(dá)數(shù)周甚至數(shù)月。編譯周期延長(zhǎng)至數(shù)天，常常使被測(cè)器件（DUT）的準(zhǔn)備工作超出項(xiàng)目進(jìn)度，并使迭代開(kāi)發(fā)變得異常緩慢。設(shè)計(jì)可見(jiàn)性同樣受到限制：內(nèi)部可觀測(cè)性依賴于將探針編譯到FPGA架構(gòu)中，這會(huì)消耗寶貴的資源，加劇布線擁塞，并將調(diào)試變成一項(xiàng)繁瑣的工作。執(zhí)行模型僵化，完全基于在線仿真（ICE），限制了交互式調(diào)試的靈活性。此外，總擁有成本——包括購(gòu)買、運(yùn)行和維護(hù)——使得這些系統(tǒng)遠(yuǎn)遠(yuǎn)超出了大多數(shù)工程團(tuán)隊(duì)的承受范圍。

因此，硬件仿真仍然局限于最關(guān)鍵的驗(yàn)證挑戰(zhàn)，通常是在設(shè)計(jì)周期的后期，而且僅限于最先進(jìn)的組織。對(duì)許多團(tuán)隊(duì)而言，它并非日常工程平臺(tái)，而是一種稀缺的高價(jià)值資源——功能強(qiáng)大、不可或缺，卻始終供不應(yīng)求。

巨大分裂的種子開(kāi)始萌芽

到了 20 世紀(jì) 90 年代中期，商業(yè)格局表面上看似穩(wěn)定，主要由兩家公司主導(dǎo)：Quickturn Design Systems 和 IKOS Systems。然而，在這種穩(wěn)定之下，該領(lǐng)域正在經(jīng)歷深刻的變革。設(shè)計(jì)規(guī)模迅速擴(kuò)大，軟件棧隨著硬件復(fù)雜性的增長(zhǎng)而增長(zhǎng)，驗(yàn)證需求也從模塊級(jí)正確性轉(zhuǎn)向全系統(tǒng)行為。問(wèn)題不再是仿真能否相應(yīng)地?cái)U(kuò)展，而是如何擴(kuò)展。

在這些壓力下，架構(gòu)思維出現(xiàn)了根本性的分歧。供應(yīng)商和工程團(tuán)隊(duì)開(kāi)始重新構(gòu)想仿真器應(yīng)有的樣子：它不再僅僅是一個(gè)更大的FPGA陣列，而是一個(gè)專為驗(yàn)證而設(shè)計(jì)的、針對(duì)可見(jiàn)性、可控性和系統(tǒng)級(jí)性能進(jìn)行優(yōu)化的工具。這種重新思考催生了三種截然不同的硬件仿真架構(gòu)——每一種都基于不同的理念，在速度、可擴(kuò)展性和易用性方面做出不同的權(quán)衡，并且每一種都將影響未來(lái)幾十年芯片前驗(yàn)證的發(fā)展軌跡。

由此衍生出的三種架構(gòu)方法分別被稱為基于處理器的仿真、基于定制FPGA的仿真和基于商用FPGA的仿真。每種方法都代表著一種不同的嘗試，旨在克服仿真日益增長(zhǎng)的局限性，同時(shí)實(shí)現(xiàn)以有意義的速度和規(guī)模驗(yàn)證硬件設(shè)計(jì)。通過(guò)考察這些技術(shù)的起源、發(fā)展歷程和實(shí)際權(quán)衡取舍，可以理解它們的基本特性。

基于處理器的仿真

一、IBM與處理器式方法的興起

20世紀(jì)80年代初，IBM開(kāi)始探索硬件加速技術(shù)，旨在通過(guò)約克鎮(zhèn)仿真引擎（YSE：Yorktown Simulation Engine）和工程驗(yàn)證引擎（EVE：Engineering Verification Engine）等項(xiàng)目來(lái)提高設(shè)計(jì)驗(yàn)證效率。這些系統(tǒng)作為仿真加速器——專用計(jì)算平臺(tái)，旨在比傳統(tǒng)仿真器更快地執(zhí)行用軟件語(yǔ)言編寫的硬件描述。雖然它們帶來(lái)了可衡量的速度提升，但仍然無(wú)法滿足將真實(shí)世界激勵(lì)應(yīng)用于被測(cè)設(shè)計(jì)（DUT）所需的性能要求。

到了 20 世紀(jì) 90 年代中期，IBM 完善了一種以簡(jiǎn)單布爾處理器陣列為核心的新架構(gòu)方向。這些處理器操作存儲(chǔ)在大型共享內(nèi)存中的設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)，并由復(fù)雜的調(diào)度機(jī)制進(jìn)行協(xié)調(diào)。這種方法被證明能夠適應(yīng)完整的仿真工作負(fù)載，為傳統(tǒng)的仿真提供了一種可擴(kuò)展的替代方案。然而，IBM 并沒(méi)有充分利用這項(xiàng)技術(shù)。

二、Quickturn 和基于處理器的仿真商業(yè)化

Quickturn 在近十年的商用 FPGA 仿真系統(tǒng)使用經(jīng)驗(yàn)之后發(fā)現(xiàn)，盡管這些仿真器取得了重要進(jìn)展，但它們也暴露出一些難以克服的結(jié)構(gòu)性缺陷。為了實(shí)現(xiàn)足夠的設(shè)計(jì)容量，需要在多個(gè)電路板上互連數(shù)百個(gè) FPGA，這帶來(lái)了巨大的物流和工程挑戰(zhàn)。在這種分布式架構(gòu)上進(jìn)行分區(qū)和布線設(shè)計(jì)通常需要數(shù)月的準(zhǔn)備時(shí)間，以避免擁塞并確保確定性行為。調(diào)試可見(jiàn)性必須顯式地編譯到設(shè)計(jì)中，這會(huì)與布線資源競(jìng)爭(zhēng)，并減慢開(kāi)發(fā)周期。此外，性能也無(wú)法隨設(shè)計(jì)規(guī)模線性擴(kuò)展，隨著工作負(fù)載變得更加復(fù)雜，執(zhí)行速度反而會(huì)下降。

為了尋找解決方案，Quickturn 評(píng)估了一家名為 Meta System 的法國(guó)初創(chuàng)公司開(kāi)發(fā)的定制 FPGA 架構(gòu)。與此同時(shí)，Mentor Graphics 在放棄了早期的仿真實(shí)驗(yàn)并將所有資產(chǎn)出售給 Quickturn 后，也走上了同樣的道路。由此產(chǎn)生的競(jìng)爭(zhēng)升級(jí)為圍繞知識(shí)產(chǎn)權(quán)的法律糾紛，最終導(dǎo)致 Mentor 收購(gòu)了 Meta System。

Quickturn公司此前已熟悉IBM基于處理器的技術(shù)，并果斷地朝著這個(gè)方向發(fā)展。IBM并沒(méi)有直接將這項(xiàng)技術(shù)商業(yè)化，而是與Quickturn公司簽訂了獨(dú)家OEM協(xié)議，使后者能夠?qū)⒃摷軜?gòu)集成到新一代仿真系統(tǒng)中。

IBM 的以處理器為中心的架構(gòu)提供了一種極具吸引力的替代方案。它解決了 FPGA 系統(tǒng)面臨的三大長(zhǎng)期難題：冗長(zhǎng)的設(shè)置和編譯周期、有限的調(diào)試可見(jiàn)性以及大規(guī)模部署時(shí)的性能下降。然而，當(dāng)時(shí)不太明顯的一個(gè)缺點(diǎn)是，與同等容量的 FPGA 解決方案相比，其功耗更高。

1997年，Quickturn收購(gòu)了IBM的技術(shù)，并很快推出了并發(fā)廣播陣列邏輯技術(shù)（CoBALT）仿真器，這是首個(gè)基于處理器架構(gòu)的主要商業(yè)平臺(tái)。該產(chǎn)品迅速獲得了市場(chǎng)的認(rèn)可。

競(jìng)爭(zhēng)格局持續(xù)變化。Mentor 和 Quickturn 之間的訴訟一直持續(xù)到 2002 年左右，當(dāng)時(shí) Cadence 收購(gòu)了 Quickturn，解決了這些糾紛，并將關(guān)鍵的仿真技術(shù)整合到其產(chǎn)品組合中。

三、Cadence與基于處理器的仿真的擴(kuò)展

收購(gòu)?fù)瓿珊螅珻adence逐步淘汰了Quickturn基于FPGA的產(chǎn)品線，并全面轉(zhuǎn)向基于處理器的架構(gòu)。這一決定為Palladium系列仿真器的長(zhǎng)期發(fā)展奠定了基礎(chǔ)，該系列仿真器后來(lái)成為公司的旗艦平臺(tái)。

從2000年代初期開(kāi)始，Palladium歷經(jīng)數(shù)代迭代，始終秉持著其核心架構(gòu)原則：大量簡(jiǎn)單處理器協(xié)同工作，大規(guī)模模擬硬件行為。每一次迭代都擴(kuò)展了設(shè)計(jì)能力，提升了執(zhí)行性能，增強(qiáng)了調(diào)試功能，并加快了編譯流程，使其更加自動(dòng)化。

該平臺(tái)的兩大特點(diǎn)始終吸引著用戶。首先，其編譯時(shí)間遠(yuǎn)短于基于FPGA的方法，從而加快了開(kāi)發(fā)周轉(zhuǎn)速度。其次，工程師無(wú)需特殊的編譯步驟即可在運(yùn)行時(shí)全面了解設(shè)計(jì)，這對(duì)于調(diào)試和迭代驗(yàn)證而言是一項(xiàng)強(qiáng)大的優(yōu)勢(shì)。

Palladium 在電路內(nèi)仿真方面也表現(xiàn)出色。其豐富的速度橋接器生態(tài)系統(tǒng)實(shí)現(xiàn)了與真實(shí)硬件接口的直接交互，從而能夠在真實(shí)的運(yùn)行條件下對(duì)軟件和硬件進(jìn)行協(xié)同驗(yàn)證。

這些優(yōu)勢(shì)也伴隨著結(jié)構(gòu)上的權(quán)衡。基于處理器的系統(tǒng)需要大量的物理基礎(chǔ)設(shè)施，并且通常比同等容量的基于FPGA的仿真器消耗更多電力。客戶必須投資昂貴的水冷基礎(chǔ)設(shè)施。擴(kuò)展到數(shù)十億門級(jí)的設(shè)計(jì)通常需要由多個(gè)機(jī)柜組成的大型安裝系統(tǒng)。在基于事務(wù)的加速場(chǎng)景中，基于處理器的平臺(tái)的執(zhí)行速度往往也低于專門針對(duì)該用例優(yōu)化的競(jìng)爭(zhēng)架構(gòu)。

盡管存在這些限制，基于處理器的仿真技術(shù)已成為硬件驗(yàn)證的基礎(chǔ)技術(shù)，它在可擴(kuò)展性、可見(jiàn)性和生產(chǎn)力方面實(shí)現(xiàn)了獨(dú)特的平衡，并持續(xù)塑造著現(xiàn)代仿真平臺(tái)。

基于定制FPGA的仿真器

一、定制FPGA：一條并行創(chuàng)新之路

當(dāng) IBM 在美國(guó)推進(jìn)基于處理器的仿真技術(shù)時(shí)，歐洲也在形成一條平行且同樣重要的創(chuàng)新路線。

在法國(guó)，Meta System公司開(kāi)始研發(fā)一種受現(xiàn)場(chǎng)可編程門陣列（FPGA）啟發(fā)，但專為仿真工作負(fù)載而設(shè)計(jì)的可編程硅芯片。這些器件——通常被稱為定制FPGA——并非用于通用邏輯原型設(shè)計(jì)或ASIC設(shè)計(jì)，而是專門作為仿真器的計(jì)算基礎(chǔ)架構(gòu)而構(gòu)建的。

與必須適應(yīng)各種應(yīng)用場(chǎng)景的商用FPGA不同，Meta Systems的可編程器件針對(duì)硬件驗(yàn)證的特定需求進(jìn)行了優(yōu)化。其架構(gòu)將可配置邏輯單元與高密度、確定性的互連矩陣相結(jié)合，以實(shí)現(xiàn)可預(yù)測(cè)的時(shí)序。嵌入式多端口存儲(chǔ)器能夠高效存儲(chǔ)設(shè)計(jì)狀態(tài)和激勵(lì)數(shù)據(jù)，而高帶寬I/O通道則支持與外部系統(tǒng)和軟件環(huán)境的連接。這些器件還集成了內(nèi)置調(diào)試引擎，包括基于存儲(chǔ)器的探測(cè)功能，以及專用時(shí)鐘生成電路，以保持大型映射設(shè)計(jì)之間的同步。

這種專業(yè)化帶來(lái)了諸多切實(shí)的好處。由于布線和配置問(wèn)題針對(duì)仿真而非通用綜合進(jìn)行了約束和優(yōu)化，編譯和設(shè)置時(shí)間顯著縮短。設(shè)計(jì)人員在執(zhí)行過(guò)程中能夠全面了解設(shè)計(jì)，通常無(wú)需耗時(shí)的重新編譯周期來(lái)插入探針。隨著設(shè)計(jì)復(fù)雜性的增加，性能的擴(kuò)展也更加可預(yù)測(cè)，因?yàn)榧軜?gòu)是圍繞被仿真硬件的結(jié)構(gòu)特性而非通用可編程性而設(shè)計(jì)的。與基于處理器的仿真器相比，定制FPGA方法在提供類似功能的同時(shí)，功耗更低，且執(zhí)行模型更以硬件為中心。

二、Mentor Graphics 與“芯片上模擬器”的商業(yè)化

基于定制FPGA的仿真技術(shù)前景廣闊，吸引了業(yè)界的廣泛關(guān)注。1996年，Mentor Graphics擊敗Quickturn后收購(gòu)了Meta Systems，并推出了SimExpress，這是首款基于定制可編程芯片的商用仿真器。

SimExpress在很多方面更像是一個(gè)概念驗(yàn)證平臺(tái)，而非一個(gè)完全具有競(jìng)爭(zhēng)力的平臺(tái)。它被封裝在一個(gè)緊湊的機(jī)箱中，大小與小型酒窖相仿，在當(dāng)時(shí)領(lǐng)先的ASIC芯片已經(jīng)突破百萬(wàn)門大關(guān)的時(shí)候，它一次只能映射不到10萬(wàn)個(gè)門的設(shè)計(jì)。然而，它的架構(gòu)方向意義重大。設(shè)置更簡(jiǎn)單，編譯時(shí)間從數(shù)小時(shí)縮短到數(shù)分鐘，運(yùn)行時(shí)對(duì)設(shè)計(jì)的可見(jiàn)性也遠(yuǎn)勝于許多基于FPGA的系統(tǒng)。該平臺(tái)展示了如何將仿真優(yōu)化的芯片與先進(jìn)的驗(yàn)證軟件相結(jié)合，從而為芯片設(shè)計(jì)前的驗(yàn)證構(gòu)建一個(gè)平衡的環(huán)境。

Mentor公司在1999年推出了Celaro，進(jìn)一步拓展了這一概念。Celaro是一款規(guī)模更大的仿真器，標(biāo)稱容量約為500萬(wàn)門。通過(guò)集群多個(gè)系統(tǒng)，工程師可以將總?cè)萘繑U(kuò)展到2000萬(wàn)門以上——這在片上系統(tǒng)（SoC）設(shè)計(jì)規(guī)模和復(fù)雜性迅速增長(zhǎng)的今天，是一個(gè)重要的里程碑。

然而，定制FPGA方案也存在一些權(quán)衡取舍。由于這些器件的原始邏輯密度無(wú)法與最大的商用FPGA相媲美，因此實(shí)現(xiàn)大型設(shè)計(jì)需要更多的芯片。更大的陣列意味著更長(zhǎng)的互連路徑和更大的信號(hào)傳播延遲。結(jié)果，大型配置的執(zhí)行速度通常低于1兆赫茲——雖然足以滿足驗(yàn)證工作流程的需求，但比一些同等容量的基于FPGA的競(jìng)爭(zhēng)仿真器要慢。

三、IKOS、虛擬線路和基于交易的驗(yàn)證

2002年，Mentor Graphics收購(gòu)IKOS Systems，這成為一次關(guān)鍵性的轉(zhuǎn)變。此次收購(gòu)帶來(lái)了兩項(xiàng)互補(bǔ)技術(shù)，將塑造下一代仿真技術(shù)。

第一種方法是虛擬線纜互連技術(shù)，最初由虛擬計(jì)算機(jī)公司 (VCC：Virtual Computer Corporation) 開(kāi)發(fā)，后來(lái)被集成到 IKOS 平臺(tái)中。虛擬線纜通過(guò)將物理連接抽象為軟件控制的互連層，簡(jiǎn)化了在眾多可編程器件上進(jìn)行大型設(shè)計(jì)布線的繁瑣任務(wù)。工程師無(wú)需重新布線即可重新分配信號(hào)路徑，從而顯著加快了啟動(dòng)和迭代速度。

第二項(xiàng)成果是IKOS在基于事務(wù)的驗(yàn)證方面的工作。該方法不再像以往那樣在測(cè)試平臺(tái)和硬件模型之間交換底層信號(hào)切換，而是將通信提升到更高層次的事務(wù)層面——數(shù)據(jù)包、協(xié)議事件和軟件交互。這種方法顯著提高了驗(yàn)證效率，并實(shí)現(xiàn)了硬件和軟件驗(yàn)證之間更緊密的耦合。

Mentor公司將這些創(chuàng)新技術(shù)集成到Veloce仿真系列產(chǎn)品中，該系列產(chǎn)品于2007年首次推出，定位為新一代片上仿真器系統(tǒng)。其架構(gòu)將定制可編程芯片、可擴(kuò)展互連和先進(jìn)的驗(yàn)證軟件整合到一個(gè)統(tǒng)一的硬件輔助驗(yàn)證平臺(tái)中。

四、通過(guò)驗(yàn)證方法實(shí)現(xiàn)差異化

Mentor最終脫穎而出的原因不僅在于硬件，更在于其方法論。該公司在IKOS的基礎(chǔ)上，推出了TestBench Xpress (TBX)，TBX被廣泛認(rèn)為是事務(wù)級(jí)加速最有效的實(shí)現(xiàn)之一。TBX通過(guò)將事務(wù)處理卸載到主機(jī)環(huán)境，使軟件測(cè)試平臺(tái)（通常用SystemVerilog、C或SystemC編寫）能夠與模擬硬件高效協(xié)同運(yùn)行。

Mentor公司進(jìn)一步拓展了這一方法，推出了VirtuaLAB，這是一套針對(duì)特定應(yīng)用場(chǎng)景的驗(yàn)證環(huán)境，專為USB、以太網(wǎng)和存儲(chǔ)接口等行業(yè)協(xié)議量身定制。這些環(huán)境使團(tuán)隊(duì)能夠在設(shè)計(jì)周期的早期階段驗(yàn)證實(shí)際工作負(fù)載和軟件棧，從而彌合了芯片前硬件驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證之間的差距。

五、Veloce系列的演化

在隨后的幾年里，Veloce平臺(tái)經(jīng)歷了數(shù)代迭代。每一次迭代都提升了設(shè)計(jì)容量、提高了執(zhí)行性能并增強(qiáng)了分析能力。新增功能支持低功耗驗(yàn)證、功耗估算、基于虛擬平臺(tái)的混合仿真以及功能覆蓋率分析。該系統(tǒng)從最初的小眾驗(yàn)證引擎發(fā)展成為大型SoC硬件輔助驗(yàn)證策略的核心支柱。

2018年，西門子數(shù)字化工業(yè)軟件收購(gòu)了Mentor Graphics，并將Veloce產(chǎn)品線整合到其更廣泛的電子設(shè)計(jì)自動(dòng)化產(chǎn)品組合中。該平臺(tái)持續(xù)開(kāi)發(fā)，以適應(yīng)數(shù)十億門級(jí)設(shè)計(jì)、復(fù)雜軟件棧和異構(gòu)計(jì)算架構(gòu)的需求。

如今，該系列的最新一代產(chǎn)品是 Veloce Strato CS，它是 Veloce CS 硬件輔助驗(yàn)證平臺(tái)的一部分。它代表了數(shù)十年架構(gòu)演進(jìn)的巔峰之作——從定制可編程硅和虛擬線互連到基于事務(wù)的加速和企業(yè)級(jí)仿真基礎(chǔ)設(shè)施——旨在支持對(duì)現(xiàn)代 AI 驅(qū)動(dòng)的軟件定義片上系統(tǒng)的驗(yàn)證。

FPGA的復(fù)興

當(dāng)基于處理器和定制 FPGA 的仿真器在市場(chǎng)上站穩(wěn)腳跟的同時(shí)，可編程邏輯領(lǐng)域也在發(fā)生著一場(chǎng)并行的變革。

到了 20 世紀(jì) 90 年代末，Xilinx 和 Altera 的新一代 FPGA 開(kāi)始縮小在密度、速度和布線靈活性方面長(zhǎng)期存在的差距。這些器件現(xiàn)在可以容納當(dāng)時(shí)流行的片上系統(tǒng) (SoC) 設(shè)計(jì)中更大比例的組件，而改進(jìn)的布局布線工具縮短了迭代周期——這對(duì)于在持續(xù)的流片壓力下工作的驗(yàn)證團(tuán)隊(duì)來(lái)說(shuō)至關(guān)重要。

千禧年之交，賽靈思推出了 Virtex 系列，標(biāo)志著一個(gè)關(guān)鍵的轉(zhuǎn)折點(diǎn)。這些器件結(jié)合了更高的邏輯容量、更快的互連速度，以及至關(guān)重要的回讀功能。工程師無(wú)需重新編譯設(shè)計(jì)，即可在運(yùn)行時(shí)檢查內(nèi)部寄存器和存儲(chǔ)器的內(nèi)容。雖然回讀操作會(huì)降低執(zhí)行速度，但其帶來(lái)的可視性對(duì)于調(diào)試復(fù)雜系統(tǒng)而言至關(guān)重要。對(duì)于驗(yàn)證工程師而言，這代表了可觀測(cè)性和速度之間的一種新平衡，并將影響未來(lái)數(shù)年基于 FPGA 的仿真策略。

商用FPGA的快速發(fā)展重新燃起了人們對(duì)直接使用現(xiàn)成可編程器件構(gòu)建仿真器的興趣。與定制芯片方案相比，基于FPGA的系統(tǒng)有望實(shí)現(xiàn)更快的創(chuàng)新周期和更低的開(kāi)發(fā)成本，同時(shí)還能受益于FPGA供應(yīng)商不斷帶來(lái)的性能提升。這種環(huán)境為新一輪的創(chuàng)業(yè)活動(dòng)奠定了基礎(chǔ)。

兩家分別位于大西洋兩岸的初創(chuàng)公司抓住了這個(gè)機(jī)會(huì)，各自追求著不同的建筑理念。

1999 年，硅谷的 Axis 公司推出了一款基于其專利可重構(gòu)計(jì)算 (RCC) 架構(gòu)的仿真加速器。該系統(tǒng)以 FPGA 陣列的形式實(shí)現(xiàn)，并以 Excite 為名進(jìn)行市場(chǎng)推廣，最初的目標(biāo)是加速仿真工作負(fù)載，而非實(shí)現(xiàn)完整的仿真。幾年后，Excite 演變?yōu)?Extreme，一個(gè)更為傳統(tǒng)的仿真平臺(tái)。Extreme 的一項(xiàng)標(biāo)志性創(chuàng)新是其“熱插拔”功能，該功能允許工程師在仿真器和專有仿真器之間無(wú)縫地遷移設(shè)計(jì)。這種方法既利用了軟件仿真的交互式調(diào)試優(yōu)勢(shì)，又保留了硬件執(zhí)行的速度優(yōu)勢(shì)，從而彌合了兩個(gè)此前截然不同的驗(yàn)證領(lǐng)域。

幾乎在同一時(shí)期，歐洲一項(xiàng)更具顛覆性的計(jì)劃正在醞釀。由四位前Mentor Graphics工程師于2000年創(chuàng)立的Emulation Verification Engineering (EVE)公司，致力于從根本上重新定義基于FPGA的仿真技術(shù)。2003年，該公司推出了ZeBu（Zero-Bugs），這是一款實(shí)現(xiàn)于緊湊型PC卡上的仿真器。首個(gè)版本ZeBu-ZV集成了兩顆Xilinx Virtex-II器件：一顆用于映射被測(cè)設(shè)計(jì)（DUT），另一顆則通過(guò)一種新開(kāi)發(fā)的可重構(gòu)測(cè)試平臺(tái)（RTB）技術(shù)來(lái)加速事務(wù)級(jí)執(zhí)行。

事實(shí)證明，這一架構(gòu)決策至關(guān)重要。通過(guò)將測(cè)試平臺(tái)提升到硬件層面并啟用基于事務(wù)的驗(yàn)證，ZeBu 顯著提高了吞吐量，并減少了被測(cè)設(shè)備 (DUT) 與驗(yàn)證環(huán)境之間的通信瓶頸。同時(shí)，該系統(tǒng)利用 Virtex 的回讀功能，無(wú)需重新編譯即可提供運(yùn)行時(shí)內(nèi)部狀態(tài)的可見(jiàn)性——再次以執(zhí)行速度為代價(jià)，換取了強(qiáng)大的調(diào)試能力。

該概念展現(xiàn)了技術(shù)可行性和商業(yè)潛力。不到一年，EVE 便將該架構(gòu)擴(kuò)展到更大的機(jī)箱中，并可配置 Virtex FPGA 陣列。由此誕生的 ZeBu-XL 系統(tǒng)標(biāo)志著從緊湊型/個(gè)人仿真器向可擴(kuò)展/企業(yè)級(jí)仿真平臺(tái)的轉(zhuǎn)變。隨著時(shí)間的推移，該產(chǎn)品線歷經(jīng)數(shù)代迭代，每一代都受益于 FPGA 密度、時(shí)鐘技術(shù)和工具自動(dòng)化方面的進(jìn)步。

2009 年，DAC 迎來(lái)了一個(gè)重要的里程碑——ZeBu Server 的發(fā)布，它開(kāi)啟了一個(gè)長(zhǎng)盛不衰的產(chǎn)品系列。ZeBu Server 的設(shè)計(jì)可擴(kuò)展性強(qiáng)，從單機(jī)箱到多機(jī)架配置均可勝任，標(biāo)稱處理能力可達(dá)十億門。它引入了更高水平的自動(dòng)化功能，包括增量編譯、更快的布局布線周期以及多用戶功能——這些特性反映了驗(yàn)證工作流程日益工業(yè)化的趨勢(shì)。

同樣重要的是其經(jīng)濟(jì)性和運(yùn)營(yíng)特性。ZeBu Server 的執(zhí)行速度遠(yuǎn)超所有競(jìng)爭(zhēng)對(duì)手的模擬器，而計(jì)算能力消耗卻僅為它們的幾分之一。據(jù)報(bào)道，其定價(jià)——在大規(guī)模配置下甚至低于每門一美分——重新定義了硬件仿真的成本效益。該平臺(tái)憑借業(yè)內(nèi)最低的總體擁有成本之一迅速獲得認(rèn)可，使 EVE 成為驗(yàn)證市場(chǎng)上的強(qiáng)大力量。

在架構(gòu)上，ZeBu 也突破了當(dāng)時(shí)盛行的 ICE（在線仿真）優(yōu)先理念。早期系統(tǒng)強(qiáng)調(diào)通過(guò) RTB（后更名為靈活測(cè)試平臺(tái)，F(xiàn)TB）進(jìn)行基于事務(wù)的驗(yàn)證，RTB 的運(yùn)行時(shí)鐘頻率高于被測(cè)設(shè)備 (DUT)，以最大限度地提高帶寬和響應(yīng)速度。ICE 功能在后續(xù)版本中引入，但事務(wù)級(jí)加速仍然是其核心優(yōu)勢(shì)，這與嵌入式軟件和系統(tǒng)級(jí)驗(yàn)證日益重要的作用相契合。

一、Synopsys進(jìn)軍仿真領(lǐng)域

硬件仿真技術(shù)日益增長(zhǎng)的重要性引起了各大EDA廠商的關(guān)注。早在20世紀(jì)90年代中期，Synopsys就意識(shí)到這項(xiàng)技術(shù)的戰(zhàn)略意義，并試圖通過(guò)收購(gòu)一家名為Arkos的初創(chuàng)公司進(jìn)入市場(chǎng)。Arkos開(kāi)發(fā)了一種處理器式的仿真方法。然而，此次收購(gòu)最終以失敗告終。幾個(gè)月后，Synopsys剝離了Arkos及其資產(chǎn)，這些資產(chǎn)隨后被Quickturn收購(gòu)。

早期的挫折使 Synopsys 直接涉足仿真領(lǐng)域的時(shí)間推遲了十多年。在此期間，市場(chǎng)日趨成熟，基于 FPGA 的解決方案獲得了認(rèn)可，而隨著復(fù)雜 SoC 和嵌入式軟件棧的興起，系統(tǒng)級(jí)驗(yàn)證要求也日益提高。

轉(zhuǎn)折點(diǎn)出現(xiàn)在2012年，當(dāng)時(shí)Synopsys收購(gòu)了EVE。那時(shí)，EVE已經(jīng)推出了第三代ZeBu服務(wù)器平臺(tái)，并在性能、可擴(kuò)展性和成本效益方面建立了良好的聲譽(yù)。

收購(gòu)?fù)瓿珊螅琒ynopsys 對(duì) ZeBu 的發(fā)展路線圖進(jìn)行了大量投資。通過(guò)增強(qiáng)自動(dòng)化和工具集成，容量持續(xù)擴(kuò)展，性能不斷提升，編譯時(shí)間也得以縮短。此外，還引入了新的分析和使用模式，支持從軟件啟動(dòng)到系統(tǒng)驗(yàn)證和混合原型設(shè)計(jì)等各種應(yīng)用場(chǎng)景。

這些發(fā)展鞏固了基于 FPGA 的商業(yè)仿真作為驗(yàn)證領(lǐng)域長(zhǎng)期支柱的地位。

總結(jié)

20 世紀(jì) 80 年代中期，可編程邏輯技術(shù)作為快速發(fā)展的實(shí)用技術(shù)而興起，如今已發(fā)展成為現(xiàn)代半導(dǎo)體發(fā)展的基石——可擴(kuò)展到數(shù)十億門的設(shè)計(jì)，實(shí)現(xiàn)軟件定義的系統(tǒng)，并支持日益以系統(tǒng)為中心的驗(yàn)證。

從本質(zhì)上講，硬件仿真的發(fā)展歷程就是一個(gè)架構(gòu)分化的故事。三種截然不同的方法應(yīng)運(yùn)而生，每一種都受到當(dāng)時(shí)的技術(shù)限制和驗(yàn)證要求的影響，并且每一種都重新定義了仿真平臺(tái)能夠提供的功能。

早期對(duì)商用FPGA的依賴暴露了現(xiàn)有技術(shù)與深度系統(tǒng)驗(yàn)證需求之間的根本性不匹配。這一認(rèn)識(shí)標(biāo)志著一個(gè)轉(zhuǎn)折點(diǎn)，催生了基于處理器和基于定制FPGA的架構(gòu)——兩條強(qiáng)大但本質(zhì)上不同的路徑，在半導(dǎo)體行業(yè)爆炸式增長(zhǎng)的十年間支撐著仿真技術(shù)的發(fā)展。盡管新一代FPGA驅(qū)動(dòng)系統(tǒng)后來(lái)顛覆了它們，但早期的方法并未過(guò)時(shí)；相反，它拓寬了架構(gòu)的格局，凸顯了一個(gè)關(guān)鍵事實(shí)：沒(méi)有一種單一的仿真架構(gòu)能夠完美應(yīng)對(duì)所有驗(yàn)證挑戰(zhàn)。

隨著時(shí)間的推移，在用戶需求不斷變化和技術(shù)進(jìn)步的共同推動(dòng)下，仿真技術(shù)的作用顯著擴(kuò)展。在人工智能時(shí)代，驗(yàn)證已完全以系統(tǒng)為中心，需要在下一代架構(gòu)上執(zhí)行大規(guī)模軟件工作負(fù)載，例如大型語(yǔ)言模型。這種轉(zhuǎn)變使得仿真有效性的關(guān)鍵在于三個(gè)因素：系統(tǒng)容量、執(zhí)行性能和接口連接性。只有這三者達(dá)到最佳平衡，才能實(shí)現(xiàn)大規(guī)模的有效芯片前驗(yàn)證。

在當(dāng)今各種競(jìng)爭(zhēng)方法中，基于商用 FPGA 的平臺(tái)在所有三個(gè)維度上都處于最佳位置——在可擴(kuò)展性、速度和實(shí)際接口方面實(shí)現(xiàn)了引人注目的平衡，符合現(xiàn)代人工智能系統(tǒng)開(kāi)發(fā)的需求。

（來(lái)源：semiwiki ）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4399內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦