華為“韜定律”刷屏背后：散熱概念炒作成分大，國(guó)產(chǎn)EDA廠商機(jī)會(huì)來了

本文來源：時(shí)代周報(bào) 作者：朱成呈

5月25日，華為在半導(dǎo)體領(lǐng)域拋出一個(gè)新概念。

當(dāng)天，在IEEE國(guó)際電路與系統(tǒng)研討會(huì)（ISCAS 2026）上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波首次公開提出“韜（τ）定律”。

與過去數(shù)十年依賴晶體管線寬持續(xù)縮小的“摩爾定律”不同，“韜定律”試圖將半導(dǎo)體演進(jìn)方向從“幾何縮微”轉(zhuǎn)向“時(shí)間縮微”，即通過邏輯折疊等創(chuàng)新，持續(xù)壓縮芯片內(nèi)部的信號(hào)傳播時(shí)延，從而實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。

何庭波在同期發(fā)布的論文《多層電子系統(tǒng)的時(shí)間縮微理論》中直言，未來十年的方向已經(jīng)明確，但“工具鏈、標(biāo)準(zhǔn)、基準(zhǔn)、器件物理和經(jīng)濟(jì)模型，都需要超越任何單一公司的貢獻(xiàn)”。這意味著，“韜定律”并不是單一技術(shù)突破，而是一場(chǎng)涉及EDA、晶圓代工、先進(jìn)封裝、設(shè)備、材料的產(chǎn)業(yè)協(xié)同。

半導(dǎo)體資深專家張國(guó)斌向時(shí)代周報(bào)記者表示，過去行業(yè)更多依賴縮小晶體管線寬提升性能，而韜定律本質(zhì)上是在先進(jìn)制程受限條件下，從系統(tǒng)級(jí)層面對(duì)芯片性能重新進(jìn)行優(yōu)化?！八皇呛?jiǎn)單的封裝升級(jí)，而是從芯片架構(gòu)、3D堆疊、軟件編程到系統(tǒng)級(jí)協(xié)同的一整套重構(gòu)?！?/p>

何庭波這篇論文的核心貢獻(xiàn)，是將優(yōu)化目標(biāo)從空間域（L，特征尺寸）轉(zhuǎn)移到時(shí)間域（τ，時(shí)間常數(shù)）?？焖悸胙芯吭涸洪L(zhǎng)田豐向時(shí)代周報(bào)記者表示，這意味著整個(gè)產(chǎn)業(yè)鏈的競(jìng)爭(zhēng)維度發(fā)生位移，不再只有光刻機(jī)和制程節(jié)點(diǎn)才是決定性變量，能降低互連電阻、寄生電容或物理路徑長(zhǎng)度的技術(shù)也十分重要。

資本市場(chǎng)迅速作出反應(yīng)。5月25日，A股半導(dǎo)體板塊大幅走強(qiáng)。然而，并非所有半導(dǎo)體企業(yè)都能從中均等受益。“韜定律”的重點(diǎn)，是在單一制程能力之外，強(qiáng)調(diào)邏輯堆疊之后的系統(tǒng)工程能力，包括跨層協(xié)同設(shè)計(jì)、先進(jìn)封裝互連以及高功耗散熱管理，產(chǎn)業(yè)價(jià)值鏈或向EDA、先進(jìn)封裝、熱管理等環(huán)節(jié)傾斜。

“華為韜定律的發(fā)布，實(shí)際上為整個(gè)產(chǎn)業(yè)明確一件事：下一個(gè)十年，競(jìng)爭(zhēng)的勝負(fù)手不在光刻機(jī)的節(jié)點(diǎn)上，而在封裝、存儲(chǔ)帶寬、互連和Fabric設(shè)計(jì)上，以及支撐這一切的系統(tǒng)級(jí)EDA工具鏈上?！毙竞桶雽?dǎo)體創(chuàng)始人代文亮向時(shí)代周報(bào)記者表示。

國(guó)產(chǎn)EDA迎機(jī)會(huì)窗口

何庭波在論文中以“時(shí)間常數(shù)τ”作為優(yōu)化目標(biāo)，將其定義為貫穿晶體管、電路、芯片、系統(tǒng)四個(gè)層級(jí)的統(tǒng)一度量衡。代文亮認(rèn)為，這一框架的意義在于：它第一次讓工藝工程師、電路設(shè)計(jì)師、架構(gòu)師、系統(tǒng)工程師圍繞同一個(gè)量、用同一套單位展開協(xié)同優(yōu)化，而不是各自在本層獨(dú)立優(yōu)化。

這也意味著，EDA的重要性被重新定義。何庭波在論文中直言，現(xiàn)有EDA是為面積、時(shí)序、功耗三軸獨(dú)立優(yōu)化而設(shè)計(jì)，系統(tǒng)τ作為殘差出現(xiàn)。若要實(shí)現(xiàn)全規(guī)模邏輯折疊，工具鏈必須首次將多個(gè)堆疊晶圓視作一個(gè)連續(xù)設(shè)計(jì)實(shí)體。

國(guó)產(chǎn)EDA廠商有望迎來機(jī)會(huì)窗口。在田豐看來，國(guó)際EDA巨頭（如楷登和新思科技）的核心代碼庫(kù)在數(shù)十年的2D優(yōu)化中深度積累，其向3D架構(gòu)遷移的成本極高。而國(guó)產(chǎn)EDA廠商在3D-native工具上是空白出發(fā)，雙方的起跑線差距是歷史上最小的時(shí)刻。

代文亮也認(rèn)為，對(duì)于系統(tǒng)級(jí)EDA這個(gè)賽道來說，這是一次難得的歷史性機(jī)遇。當(dāng)優(yōu)化對(duì)象從晶體管面積變成全棧時(shí)間常數(shù)，當(dāng)設(shè)計(jì)邊界從單片SoC擴(kuò)展到芯片-封裝-整機(jī)，工具鏈的重構(gòu)就不再是未來的事，而是正在發(fā)生的事。

不過，窗口并不意味著能夠迅速兌現(xiàn)。目前，國(guó)內(nèi)現(xiàn)有已上市EDA企業(yè)的技術(shù)布局，仍主要集中于數(shù)字前端、模擬電路、制造類等單芯片層面，在系統(tǒng)級(jí)EDA方向尚未形成可規(guī)模化、可工程化的完整能力體系。

與此同時(shí)，國(guó)際巨頭已開始提前卡位。新思科技以350億美元收購(gòu)Ansys，西門子收購(gòu)Altair，Cadence將戰(zhàn)略調(diào)整為智能系統(tǒng)設(shè)計(jì)，45%的客戶已來自系統(tǒng)類企業(yè)。這些并購(gòu)的核心邏輯，是用多物理場(chǎng)仿真能力補(bǔ)齊傳統(tǒng)EDA在系統(tǒng)層的空缺。

深度科技研究院院長(zhǎng)張孝榮向時(shí)代周報(bào)記者表示，在EDA領(lǐng)域，國(guó)產(chǎn)廠商在系統(tǒng)級(jí)EDA這個(gè)新賽道上確實(shí)有機(jī)會(huì)縮小與國(guó)際三巨頭的差距，華大九天、芯和半導(dǎo)體已在3DIC和多物理場(chǎng)仿真上提前落子，而AI驅(qū)動(dòng)的設(shè)計(jì)范式變化，對(duì)所有玩家而言都是新課題。但他同時(shí)提醒，華為自研的工具鏈很可能形成新的封閉生態(tài)，其他廠商未必能分到這杯羹。

當(dāng)然，國(guó)產(chǎn)EDA并非沒有突破口。田豐指出，概倫電子的器件建模工具（SPICE模型、統(tǒng)計(jì)變異模型）已被臺(tái)積電、三星等全球前十大晶圓廠驗(yàn)證采用，具備從器件特性建模擴(kuò)展到晶圓間變異建模的技術(shù)路徑。晶圓間變異建模的相關(guān)標(biāo)準(zhǔn)，因尚無機(jī)構(gòu)定義，這是國(guó)產(chǎn)EDA最可能率先寫下標(biāo)準(zhǔn)的開放領(lǐng)域。

先進(jìn)封裝是關(guān)鍵因素

在何庭波提出的“韜定律”框架中，先進(jìn)封裝的重要性被明顯抬升。

論文列出的四大開放問題——工具鏈、晶圓間變異、垂直互連開銷、能量伴隨定律，幾乎都指向同一個(gè)現(xiàn)實(shí)：當(dāng)芯片開始走向3D邏輯堆疊，封裝已不再只是“后道工藝”，而是決定系統(tǒng)性能的核心環(huán)節(jié)。

其中，晶圓間工藝變異控制，要求晶圓廠具備更強(qiáng)的一致性制造能力；而垂直互連良率，則將封測(cè)廠推向接近前道晶圓制造的工藝水平。田豐認(rèn)為，國(guó)內(nèi)最有機(jī)會(huì)率先突破的環(huán)節(jié)，是成熟節(jié)點(diǎn)晶圓廠在特色工藝上的垂直集成能力，以及封測(cè)廠向前道延伸的晶圓級(jí)混合鍵合量產(chǎn)能力。

何庭波論文中的首個(gè)工程驗(yàn)證案例，也正是圍繞這一思路展開。其在移動(dòng)SoC上采用邏輯折疊，在不換節(jié)點(diǎn)的前提下，把數(shù)字、模擬、存儲(chǔ)電路分布到垂直堆疊的多個(gè)有源層上，通過超細(xì)節(jié)距混合鍵合將兩層連接起來，使其在電路設(shè)計(jì)視角呈現(xiàn)為一塊連續(xù)的“超大芯片”。

“無論是時(shí)間微縮，還是邏輯折疊，本質(zhì)上都離不開3D堆疊，因此先進(jìn)封裝會(huì)是一個(gè)關(guān)鍵因素。”張國(guó)斌向時(shí)代周報(bào)記者表示。他認(rèn)為，中國(guó)在先進(jìn)封裝上并不落后。包括英偉達(dá)、AMD等公司的部分高端芯片，長(zhǎng)期都在中國(guó)完成封裝測(cè)試。

“真正關(guān)鍵的是，多層堆疊之后，能否實(shí)現(xiàn)整體芯片性能的躍遷?！睆垏?guó)斌表示，隨著今年秋天新一代麒麟芯片推出，外界或許能更直觀看到這一方向的工程化成果。

根據(jù)芯思想研究院調(diào)研，目前全球前十大委外封測(cè)（OSAT）企業(yè)中，中國(guó)內(nèi)地占據(jù)五席，包括長(zhǎng)電科技、通富微電、華天科技、智路封測(cè)、盛合晶微，合計(jì)市場(chǎng)份額達(dá)到32.6%。

傳統(tǒng)封測(cè)是代加工模式，核心競(jìng)爭(zhēng)力是良率和成本。但在“韜定律”體系下，邏輯折疊對(duì)封測(cè)的要求更高，接近前道工藝對(duì)晶圓級(jí)制造的要求。田豐認(rèn)為，通富微電深度綁定華為供應(yīng)鏈，而盛合晶微是當(dāng)前國(guó)內(nèi)最接近前道后道融合的封測(cè)企業(yè)，也是匹配韜定律能力要求的供應(yīng)商。

事實(shí)上，由于先進(jìn)封裝涉及大量晶圓處理工藝，且對(duì)潔凈度、精細(xì)度、自動(dòng)化等的要求遠(yuǎn)高于傳統(tǒng)封裝，晶圓廠與封測(cè)廠的邊界正在被打破。包括臺(tái)積電在內(nèi)的晶圓廠，近年均在持續(xù)向后道延伸，自建先進(jìn)封裝產(chǎn)能，并優(yōu)先服務(wù)內(nèi)部客戶體系。

中芯國(guó)際也在加速布局。5月15日，中芯國(guó)際在業(yè)績(jī)說明會(huì)表示，公司從2015年就開始布局先進(jìn)封裝，現(xiàn)已成立專門機(jī)構(gòu)加深對(duì)前沿技術(shù)的研究；此外還建立配套產(chǎn)能，滿足中芯國(guó)際現(xiàn)在客戶的相關(guān)需求。

散熱概念炒作成分大

相比EDA、混合鍵合、先進(jìn)封裝等真正決定邏輯堆疊上限的核心環(huán)節(jié)，散熱概念也在資本市場(chǎng)受到追捧，其中或存在認(rèn)知錯(cuò)位。

韜定律只解決“時(shí)間維度的集成效率”，并不自動(dòng)解決功耗、供電、散熱、成本和良率問題。隨著邏輯堆疊進(jìn)入深水區(qū)，熱問題已經(jīng)不再是“配套工程”，而是開始反向決定堆疊路線本身。

在論文中，何庭波提到，Kirin 2026采用“選擇性折疊關(guān)鍵路徑”而非全設(shè)計(jì)折疊，部分原因正是熱預(yù)算約束。其保守版本（局部折疊、1.5μm HB間距）產(chǎn)生的熱密度，仍處于VC均熱板能力邊界之內(nèi)。未來五年，VC均熱板從0.35mm繼續(xù)向0.2mm以下推進(jìn)，疊加石墨烯-銅復(fù)合結(jié)構(gòu)，仍將是移動(dòng)端主流散熱路徑。

但問題在于，VC方案的改進(jìn)速度是“線性”的，而韜定律下邏輯堆疊帶來的熱密度增長(zhǎng)，可能是“指數(shù)級(jí)”的。按照論文路線圖，到2031年，熱密度增幅將明顯超過傳統(tǒng)VC方案的演進(jìn)速率。

田豐指出，散熱架構(gòu)將隨邏輯折疊的演進(jìn)，從單向熱流管理升級(jí)為垂直熱預(yù)算協(xié)同分配。背面供電驅(qū)動(dòng)的嵌入式微通道液冷與鍵合界面熱阻控制，是最具工程確定性的關(guān)鍵方向。

“真正的壁壘在于芯片和封裝內(nèi)部的散熱能力，而不是后端的風(fēng)冷或均熱板。”張孝榮認(rèn)為，散熱方面，關(guān)鍵突破方向的優(yōu)先級(jí)很明確：材料創(chuàng)新（比如金剛石-碳化硅復(fù)合材料）排第一，其次是封裝級(jí)微通道液冷，最后是系統(tǒng)級(jí)液冷。這方面，國(guó)內(nèi)企業(yè)與國(guó)際先進(jìn)水平差距不小，當(dāng)前股價(jià)里的炒作成分更大。

更深層的問題在于，混合鍵合的熱管理壁壘，表面看是材料問題，深層是CMP工藝精度和晶圓表面處理的系統(tǒng)控制能力。

田豐指出，國(guó)內(nèi)在CMP設(shè)備和晶圓鍵合設(shè)備方向已有布局，但尚無一家企業(yè)具備CMP精度控制、鍵合界面熱阻測(cè)量以及封裝熱驗(yàn)證一體化的系統(tǒng)能力。