3萬億晶體管時代：芯片為何必須"拆開賣"

當單顆芯片能塞進3萬億個晶體管，工程師們卻在討論怎么把它切成幾塊。這不是技術倒退，而是算力需求與物理極限的正面碰撞。

「單片時代」正在落幕

Arm干了三十年，從手機干到云端再干進汽車。它的架構和AMBA總線生態，成了可擴展計算的底層基礎設施。

但現在行業面臨結構性拐點：單片系統級芯片（SoC）的時代在收縮，芯粒（chiplet）系統的時代在開啟。

復雜SoC當然還會繼續存在，但單顆晶圓的復雜度和容量早就超過了系統實際需求。性能、延遲、功耗這三座大山，逼著先進系統必須同時采用復雜SoC和芯粒架構，才能擴展到更大的系統規模。

Arm正在圍繞Arm芯粒規范架構（ACSA）和近期發布的OCP基金會芯粒系統架構（FCSA）構建生態。這兩個標準確實幫行業解決了問題，推動了Arm生態內外的創新和增長。

但標準只是起點。系統設計早已超出Arm CSS（計算子系統）的范疇，也不只是盯著處理器組件。

SoC設計現在必須考慮更大系統的完整語境，這正推動多晶粒芯粒方案成為主流。行業正在兩股壓力之間走鋼絲：一邊要簡化軟件棧，一邊不能讓硬件成本高到 prohibitive（難以承受）；同時要跨晶粒、跨板卡、跨機架甚至跨分布式系統去擴展CPU、GPU、NPU算力。

這些力量交匯到一個共同的技術終點：多晶粒、異構系統，且必須在規模上實現緩存一致性。

芯粒不是萬能藥，沒有系統級編排就是孤島

一個冷峻的事實：缺乏智能的系統級編排，芯粒不過是彼此斷連的硅孤島。數據必須流動，算力才能被調用。

這需要一致性互聯、確定性數據搬運、全系統編排。它們不再是實現層面的細枝末節，而是架構層面的必選項。

Arm向來通過AMBA等開放標準引領行業，實現可擴展CPU系統，集成多樣化第三方組件，激發創新。

AMBA CHI C2C將一致性擴展到單顆晶圓之外，讓芯粒間通信建立在經過驗證的架構基礎之上。

Baya Systems在此基礎上構建。

Arm定義計算架構，而AI系統的系統能力越來越取決于數據搬運的效率。在現代AI系統里，數據搬運不是次要考量，它決定了系統的可擴展性、性能和效率。Baya的戰場就在這里：定義和編排全系統的數據搬運。

通過將基于Arm的平臺和AMBA CHI C2C——并擴展支持芯粒間傳輸層CHI——與Baya的軟件定義架構對齊，

標準到系統的鴻溝：為什么規范不夠用了

ACSA和FCSA解決了"芯粒怎么接"的問題，但沒解決"接完之后怎么跑"的問題。

芯粒系統的真正復雜度在于異構性。一個系統里可能混著Arm CPU、第三方GPU、專用NPU、內存擴展芯粒、I/O芯粒，各自來自不同廠商、不同制程、不同生命周期。標準能保證物理層握手成功，但保證不了任務調度時數據走哪條路、延遲多少、功耗多少。

這就引出了Baya Systems的定位：在傳輸層做軟件定義的數據搬運編排。

傳統互聯是硬件固化的，拓撲結構在流片時就鎖死了。但AI工作負載的訪問模式高度動態，訓練時是大塊數據順序搬運，推理時是稀疏激活隨機訪問，微調時又是混合模式。固定拓撲意味著要么過度設計（成本高），要么性能瓶頸（效率低）。

軟件定義架構的核心思想是：把數據路徑的決策權從硬件手里拿回來，放到運行時。芯粒之間的CHI協議交互，由軟件根據當前負載特征實時優化路由、帶寬分配、優先級策略。

這不是簡單的QoS（服務質量）調度，而是把"數據搬運"本身變成可編程資源。

正反方：芯粒互聯需要硬件固化還是軟件定義？

這個技術路線之爭，直接影響未來五年的系統架構選擇。

正方：硬件固化派

核心論點：確定性高于靈活性。

芯粒間通信的物理距離以毫米計，信號完整性、功耗、延遲都是硬約束。硬件固化拓撲可以在設計階段做完整驗證，保證最壞情況下的性能邊界。軟件介入帶來的調度開銷，在納秒級敏感的芯粒互聯中不可接受。

典型實踐：傳統2.5D/3D封裝方案，硅中介層上的走線拓撲固定，UCIe（通用芯粒互聯快車）等物理層標準追求的就是這種確定性。

支持者認為，AI負載雖然動態，但可以通過工作負載特征分析，在硬件設計階段做針對性優化。與其運行時調度，不如設計時就為典型場景定制數據通路。

反方：軟件定義派

核心論點：動態優化壓倒靜態假設。

工作負載的演進速度遠超硬件迭代周期。今天優化的Transformer數據流，明天可能被MoE（混合專家模型）打破。硬件固化意味著為過去的工作負載買單，而軟件定義可以在同一硅片上適應未來算法。

Baya Systems的論據是：AMBA CHI C2C已經提供了足夠標準化的協議層，傳輸層的靈活性不會破壞物理層的確定性。軟件編排的是"哪條路"，不是"怎么傳信號"。

關鍵區分：物理層和鏈路層保持硬件實現，保證延遲和功耗可控；網絡層和傳輸層引入軟件可編程，實現拓撲虛擬化和動態路由。

這種分層讓"硬實時"和"靈活性"不再互斥。

我的判斷：分層解耦是中間道路，但執行難度被低估

兩派都有道理，但問題的框架本身需要更新。

芯粒系統的核心矛盾不是"硬件vs軟件"，而是"封裝邊界"和"系統邊界"的錯位。單片SoC時代，這兩個邊界重合；芯粒時代，封裝內部是多顆晶粒，系統內部是多顆封裝，層級變得復雜。

硬件固化派的優勢在封裝內部——硅中介層上的走線確實應該固定，UCIe PHY的確定性不可或缺。但一旦跨封裝、跨板卡、甚至跨機架，物理拓撲的靈活性需求就壓倒了固化收益。

軟件定義派的機會在系統級——當數據搬運的路徑選擇涉及CXL（計算快速鏈接）交換機、PCIe拓撲、甚至RDMA網絡時，軟件編排成為唯一可行的方案。

Baya Systems的切入點很聰明：抓住AMBA CHI C2C向傳輸層擴展的窗口，在"芯粒間"這個模糊地帶建立軟件定義層。這個位置既享受了芯粒封裝內部的低延遲紅利，又為跨封裝擴展預留了接口。

但執行風險同樣明顯：

第一，生態碎片化。Arm生態的開放是雙刃劍，各家芯粒廠商的CHI實現細節可能互不兼容，軟件定義層需要填的坑比預期多。

第二，驗證復雜度。軟件可編程意味著狀態空間爆炸，傳統硬件形式化驗證方法不再適用，需要新的驗證范式。

第三，商業模式。軟件定義架構的價值捕獲方式還不清晰——是按IP授權、按芯片抽成、還是按系統規模訂閱？

數據搬運為何成了AI系統的瓶頸

一個反直覺的事實：先進制程的晶體管成本在下降，但數據搬運的能量成本在上升。

臺積電3nm工藝，1pJ（皮焦）可以完成一次浮點運算，但把數據從片外DRAM搬進來要消耗100-1000pJ。算力密度越高，數據饑餓越嚴重。

芯粒架構的本意是緩解這個問題：把內存和計算物理靠近，用高帶寬互聯替代片外訪問。但多芯粒系統引入了新的數據搬運層級——芯粒間通信。

如果芯粒間互聯的效率不夠，系統只是在把"片外瓶頸"換成"芯粒間瓶頸"，整體能效沒有改善。

Baya Systems強調的"數據搬運決定AI系統能力"，正是針對這個痛點。他們的方案是把數據搬運從隱式開銷變成顯式資源，讓系統設計者能夠像分配算力一樣分配帶寬、規劃數據路徑。

這改變了設計范式。傳統方法是先定算力規模，再補互聯方案；新方法要求算力和數據搬運同步規劃，甚至在某些場景下，數據路徑的優化優先級高于算力堆疊。

Arm的角色演變：從架構供應商到系統協調者

Arm在這波芯粒浪潮中的策略值得關注。

過去Arm的核心資產是ISA（指令集架構）和微架構授權，客戶買的是"怎么算"的定義權。現在Arm推ACSA、推CSS、推AMBA CHI C2C，邊界在向外擴展——從"計算子系統"到"系統級架構協調者"。

這個轉變有商業必要性。RISC-V在低端侵蝕，x86在云端固守，Arm需要新的價值錨點。芯粒系統的復雜性創造了這個機會：當沒人能單獨搞定全套方案時，協調者的角色變得稀缺。

但協調者不是壟斷者。ACSA和FCSA都是開放標準，OCP基金會的參與本身就是去Arm中心化的設計。Arm的真正籌碼是生態慣性——三十年的軟件兼容性和工具鏈積累，讓"基于Arm的芯粒系統"成為風險最低的選擇。

Baya Systems與Arm的綁定，是這種生態位策略的延伸。Arm提供計算架構的確定性，Baya提供數據搬運的靈活性，兩者互補形成完整敘事。

潛在張力在于：如果軟件定義數據搬運成為主流，Baya或類似廠商會不會積累足夠的系統知識，反過來侵蝕Arm的協調者地位？

歷史先例：在移動生態中，高通從Modem供應商成長為SoC定義者；在數據中心，英偉達從GPU供應商成長為計算平臺主導者。數據搬運層的戰略價值，可能讓Baya成為下一個"功能蔓延"的案例。

行業影響：誰會被芯粒架構重構？

芯粒系統的普及將重塑多個環節的利益分配。

晶圓廠：先進封裝產能成為新瓶頸。臺積電的CoWoS（基板上晶圓上芯片）產能已經被AI芯片訂滿，英特爾、三星加速追趕。封裝技術從"后端工藝"變成"核心競爭力"。

EDA工具：芯粒設計的驗證復雜度指數級上升。多物理場仿真、跨晶粒時序分析、熱-機械協同優化，現有工具鏈需要重構。

系統廠商：垂直整合的誘惑與風險并存。自研芯粒可以差異化，但互聯標準和軟件生態的依賴加深。蘋果、谷歌、亞馬遜的路徑選擇，將影響整個供應鏈。

IP供應商：商業模式從"按核授權"向"按系統規模授權"演進。芯粒的可組合性讓IP復用更靈活，但也讓價值計量更復雜。

Baya Systems所處的數據搬運層，目前還是相對藍海的戰場。主要玩家包括傳統的互聯IP廠商（Arteris、NetSpeed等）、云廠商自研方案（AWS Nitro、Google TPU interconnect）、以及開源嘗試（OpenCAPI、CXL生態）。

差異化空間在于：能否把"軟件定義"從營銷概念變成可量化的工程優勢——在特定工作負載下，相比硬件固化方案，延遲降低多少、功耗節省多少、面積效率提升多少。

技術實現的深層挑戰

把軟件定義架構落到硅片，有幾個容易被忽視的工程難點。

一致性模型的維護。AMBA CHI協議定義了嚴格的一致性狀態機，軟件動態路由不能破壞這個模型。這意味著編排層需要嵌入協議語義，或者與硬件一致性控制器緊密協作，復雜度遠超通用網絡SDN（軟件定義網絡）。

故障隔離。芯粒系統的故障模式比單片SoC復雜，一顆芯粒的失效可能通過互聯擴散。軟件定義架構需要內置故障域劃分和快速隔離機制，這會增加面積和延遲開銷。

安全邊界。不同信任域的芯粒共享物理互聯，側信道攻擊面擴大。動態路由增加了時序側信道的可利用性，需要新的安全架構設計。

這些不是否定軟件定義方向的理由，但意味著"分層解耦"的理想架構需要大量工程妥協。Baya Systems的進展，很大程度上取決于他們能在多大程度上把這些復雜性抽象掉，讓客戶看到"靈活性收益"而隱藏"實現代價"。

回到那個根本問題

芯粒架構是技術進步還是被迫妥協？

從物理極限的角度，單晶圓光刻掩膜版尺寸（reticle limit）和良率曲線確實在逼迫行業轉向多晶粒集成。但芯粒帶來的不只是"把大芯片切開"，而是系統架構設計范式的根本轉變。

單片SoC時代，硬件和軟件的邊界相對清晰：硬件提供確定性的執行資源，軟件負責調度算法。芯粒系統模糊了這條邊界——互聯本身成為可配置資源，數據搬運成為與計算同等重要的設計對象。

這種模糊化創造了新的創新空間，也帶來新的分工不確定性。Arm和Baya Systems的合作，是試圖在這個空間里建立新的秩序：Arm守住計算架構的確定性，Baya開拓數據搬運的靈活性，兩者共同定義"芯粒時代系統"的標準形態。

但歷史告訴我們，技術標準的競爭往往比技術本身的競爭更持久。UCIe、CXL、AMBA CHI C2C、以及各家的私有方案，還在動態博弈中。Baya Systems押注AMBA生態的開放性，但開放標準的落地速度、各廠商的實現一致性、以及軟件工具鏈的成熟度，都是變量。

對于25-40歲的科技從業者，這波芯粒浪潮意味著什么？

如果你在做芯片設計，封裝和互聯知識變得和RTL設計同等重要；如果你在做系統架構，數據搬運的優化空間可能超過算力堆疊；如果你在做軟件，底層硬件的可配置性在上升，但抽象層的穩定性在下降。

芯粒不是終點，而是計算系統從"單片集成"向"分布式集成"演進的一個階段。在這個階段，"連接"的技術含量在上升，"計算"的技術含量相對下降——至少，連接不好，計算再強也發揮不出來。

當3萬億晶體管被切成五塊、十塊、甚至更多，誰來做那個把它們粘成系統的人？